奥地利维也纳理工大学一研究团队成功研制了一个三原子厚度的、拥有多个晶体管的微芯片，该芯片是迄今为止由二维材料制成的最复杂的微处理器。

该装置是由钼薄膜/二硫化钼（MoS2）制成，二硫化钼的单分子层只有十分之六纳米厚。相比较而言，硅微芯片的有源层厚度可达纳米。（人类的头发一般是约000纳米宽）

图为微芯片示意图

突破极限

科学家们希望在硅材料达到极限无法进一步取得进展时，二维材料如石墨稀或钼能够延续摩尔定律的规则。由于石墨稀是一种优良的导体，因而非常适合用于布线及互连，而钼是一种半导体，这意味这它能够制成电子电路的核心部件晶体管开关。

奥地利维也纳理工大学电气工程师ThomasMüller表示，截止到现在，由二维材料制成的器件只包含大概3个晶体管器件，现在，他和他的同事们创造了一个包含个晶体管的钼微芯片。

可在柔性基板上制造

该装置是在硅晶片上制造的，但研究人员称，该芯片原则上可以在柔性基板上制造。ThomasMüller表示：“这件工作最令人兴奋的是，我们开辟了电子电路在柔性基板——甚至说是任意基板上成功制造的可能。”

可拓展性

该设备可以运行存储在外部存储器中的用户定义的程序，执行逻辑操作并将数据传输到外围设备。尽管该样机只适用于单比特数据，但研究人员强调他们的设计很容易扩展到多比特数据。他们还表示该设备与现有的半导体制造工艺兼容。

该电路的总功耗约为60毫瓦，工作频率在赫兹到0赫兹之间，研究人员ThomasMüller表示：“在性能方面，我们的设别还不能与现有的硅微处理器相比拟，但该研究是我们迈向新一代电子设备的重要一步。”

极限尺寸

该样机的最小尺寸为2微米，ThomasMüller说：“在未来，通过改善电触点（用于实现和断开电连接的导电性电路元件）的质量，实现或纳米晶体管的沟道长度是非常简单的，二维晶体管的极限尺寸大概是1纳米，这是硅所不能达到的，硅器件的极限尺寸大约为5纳米。”

提高良率

ThomasMüller表示，目前，实现制造更大更复杂微芯片的主要限制在于提高晶体管制造的良率，目前全功能芯片的制造的良率只达到百分之几的水平。

ThomasMüller还表示，提高晶体管制造良率的最主要途径是生长更均匀的钼薄膜，钼薄膜的缺陷一般出现在将其从蓝宝石衬底（其生长的衬底）转移到目标衬底的过程中，研究人员正在研究在目标衬底上直接生长钼薄膜的新方法。

ThomasMüller补充道：“如果二硫化钼薄膜的均匀性得到改善，那么制造包含成千上万个晶体管的复杂二维电路就变得简单很多。”

未来发展

为了追赶现代硅芯片数以万计晶体管的步伐，科学家们将放弃采用n型金属氧化物半导体（NMOS）方法，而是采用低功耗互补金属氧化物半导体（CMOS）芯片设计方案。

ThomasMüller说：“将来可能需要另一种二维半导体材料替换二硫化钼，这种材料有很多，例如二硒化钨等。”

小编勤恳劳作，欢迎请喝咖啡?

赞赏

人赞赏

白癜风危害
白殿疯


转载请注明:http://www.wangzhicai.com/xzqh/13989.html